This website works better with JavaScript
ホーム
エクスプローラ
ヘルプ
サインイン
bart
/
FPGC6
同期ミラー
https://github.com/bartpleiter/FPGC6
ウォッチ
1
スター
0
フォーク
0
ファイル
課題
0
Wiki
ブランチ:
cpu100mhz
ブランチ
タグ
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
FPGC6
/
Quartus
/
mainpll_sim
/
synopsys
/
vcsmx
bartpleiter
030e6c305e
More tests for 100mhz
5 ヶ月 前
..
synopsys_sim.setup
9294ee0605
Removed unused PLLs from quartus design. Replaced main PLL with Cyclone V PLL.
1 年間 前
vcsmx_setup.sh
030e6c305e
More tests for 100mhz
5 ヶ月 前