Головна сторінка Огляд Довідка
Увійти
bart
/
FPGC6
дзеркало https://github.com/bartpleiter/FPGC6
1
0
Відгалуження 0
Файли Проблеми 0 Wiki
Дерево: da2bff2ea2
Гілки Теги
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. 1 рік тому
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. 2 роки тому