Начало Каталог Помощ
Вход
bart
/
FPGC6
огледало от https://github.com/bartpleiter/FPGC6
1
0
Разклонения 0
Файлове Задачи 0 Уики
ИН на ревизия: da2bff2ea2
Клонове Маркери
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. преди 1 година
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. преди 2 години