Domů Procházet Nápověda
Přihlásit se
bart
/
FPGC6
zrcadlo https://github.com/bartpleiter/FPGC6
1
0
Rozštěpit 0
Soubory Úkoly 0 Wiki
Strom: da2bff2ea2
Větve Značky
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. před 1 rokem
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. před 2 roky