Strona główna Odkrywaj Pomoc
Zaloguj się
bart
/
FPGC6
kopia lustrzana https://github.com/bartpleiter/FPGC6
1
0
Forkuj 0
Pliki Problemy 0 Wiki
Drzewo: 82a433530c
Gałęzie Tagi
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. 2 lat temu
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. 2 lat temu