Почетна Преглед Помоћ
Пријавите се
bart
/
FPGC6
огледало од https://github.com/bartpleiter/FPGC6
1
0
Креирај огранак 0
Датотеке Дискусије 0 Вики
Дрво: 2fe0518bb3
Гране Ознаке
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. пре 2 година
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. пре 2 година