Domovská stránka Prehľadávať Pomoc
Prihlásiť sa
bart
/
FPGC6
zrkadlo https://github.com/bartpleiter/FPGC6
1
0
Fork 0
Súbory Issues 0 Wiki
Strom: f78729ea77
Branche Tagy
FPGC6
/
Quartus
/
clock_pll_v_sim
bart e1bb01a621 Cleaned and renamed Quartus project. 1 rok pred
..
clock_pll_v.vo a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work. 2 rokov pred