This website works better with JavaScript
Головна сторінка
Огляд
Довідка
Увійти
bart
/
FPGC6
дзеркало
https://github.com/bartpleiter/FPGC6
Слідкувати
1
Зірка
0
Відгалуження
0
Файли
Проблеми
0
Wiki
Дерево:
c2114c8eae
Гілки
Теги
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
FPGC6
/
Quartus
/
mainpll_sim
/
cadence
bart
9294ee0605
Removed unused PLLs from quartus design. Replaced main PLL with Cyclone V PLL.
1 рік тому
..
cds.lib
9294ee0605
Removed unused PLLs from quartus design. Replaced main PLL with Cyclone V PLL.
1 рік тому
hdl.var
9294ee0605
Removed unused PLLs from quartus design. Replaced main PLL with Cyclone V PLL.
1 рік тому
ncsim_setup.sh
9294ee0605
Removed unused PLLs from quartus design. Replaced main PLL with Cyclone V PLL.
1 рік тому