This website works better with JavaScript
Ana Sayfa
Keşfet
Yardım
Giriş Yap
bart
/
FPGC6
şunun yansıması
https://github.com/bartpleiter/FPGC6
İzle
1
Yıldızla
0
Çatalla
0
Dosyalar
Sorunlar
0
Wiki
Ağaç:
82e6f5e60e
Dallar
Biçim İmleri
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Geçmişin Kaydedilmesi
Bul
Yazar
SHA1
Mesaj
Tarih
bart
9662964536
Added back scripts for converting to spi.txt. Tested code to run from SPI flash, fixed cycle delay for SPI flash in output latch in MU which caused the bus_q to arrive a cycle later than bus_done.
2 yıl önce
Bart
43293f6ca4
Deleted some old memory files
2 yıl önce
Bart
55f619efae
Initial commit with some empty Verilog template code from FPGC5
2 yıl önce