This website works better with JavaScript
Начало
Каталог
Помощ
Вход
bart
/
FPGC6
огледало от
https://github.com/bartpleiter/FPGC6
Наблюдаван
1
Харесван
0
Разклонения
0
Файлове
Задачи
0
Уики
ИН на ревизия:
9ac6dafd0f
Клонове
Маркери
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
FPGC6
/
Documentation
/
docs
/
Build-instructions
/
verilog.md
verilog.md
60 B
История
Директен файл
Verilog build/simulate instructions
TODO: write this page