| 123456789101112131415161718192021222324 |
- // clkMux.v
- // Generated using ACDS version 21.1 850
- `timescale 1 ps / 1 ps
- module clkMux (
- input wire inclk3x, // altclkctrl_input.inclk3x
- input wire inclk2x, // .inclk2x
- input wire inclk1x, // .inclk1x
- input wire inclk0x, // .inclk0x
- input wire [1:0] clkselect, // .clkselect
- output wire outclk // altclkctrl_output.outclk
- );
- clkMux_altclkctrl_0 altclkctrl_0 (
- .inclk3x (inclk3x), // altclkctrl_input.inclk3x
- .inclk2x (inclk2x), // .inclk2x
- .inclk1x (inclk1x), // .inclk1x
- .inclk0x (inclk0x), // .inclk0x
- .clkselect (clkselect), // .clkselect
- .outclk (outclk) // altclkctrl_output.outclk
- );
- endmodule
|
