This website works better with JavaScript
Почетна
Преглед
Помоћ
Пријавите се
bart
/
FPGC6
огледало од
https://github.com/bartpleiter/FPGC6
Прати
1
Волим
0
Креирај огранак
0
Датотеке
Дискусије
0
Вики
Дрво:
43459e7bab
Гране
Ознаке
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
FPGC6
/
Documentation
/
docs
/
Build-instructions
/
verilog.md
verilog.md
60 B
Историја
Датотека
Verilog build/simulate instructions
TODO: write this page