This website works better with JavaScript
Начало
Каталог
Помощ
Вход
bart
/
FPGC6
огледало от
https://github.com/bartpleiter/FPGC6
Наблюдаван
1
Харесван
0
Разклонения
0
Файлове
Задачи
0
Уики
ИН на ревизия:
2287e54c6b
Клонове
Маркери
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
FPGC6
/
Quartus
/
output_files
bart
2fe0518bb3
Improved interrupt timing/alignment, fixing bug where interrupts are not allowed during the UART bootloader.
преди 1 година
..
output_file.jic
2fe0518bb3
Improved interrupt timing/alignment, fixing bug where interrupts are not allowed during the UART bootloader.
преди 1 година