Inicio Explorar Ayuda
Iniciar sesión
bart
/
FPGC6
espejo de https://github.com/bartpleiter/FPGC6
1
0
Fork 0
Archivos Incidencias 0 Wiki
Rama: main
Ramas Etiquetas

Historial de Commits

Autor SHA1 Mensaje Fecha
  bart b74702c915 Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram hace 2 años