Головна сторінка Огляд Довідка
Увійти
bart
/
FPGC6
дзеркало https://github.com/bartpleiter/FPGC6
1
0
Відгалуження 0
Файли Проблеми 0 Wiki
Гілка: main
Гілки Теги

Історія комітів

Автор SHA1 Опис Дата
  bart b74702c915 Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram 2 роки тому