This website works better with JavaScript
Kezdőlap
Felfedezés
Súgó
Bejelentkezés
bart
/
FPGC6
tükrözi:
https://github.com/bartpleiter/FPGC6
Figyelés
1
Kedvenc
0
Másolás
0
Fájlok
Problémák
0
Wiki
Fa:
f746bbd20d
Branch-ok
Tag-ek
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Commit történet
Keresés
Szerző
SHA1
Üzenet
Dátum
bart
9662964536
Added back scripts for converting to spi.txt. Tested code to run from SPI flash, fixed cycle delay for SPI flash in output latch in MU which caused the bus_q to arrive a cycle later than bus_done.
2 éve
Bart
43293f6ca4
Deleted some old memory files
2 éve
Bart
55f619efae
Initial commit with some empty Verilog template code from FPGC5
2 éve