This website works better with JavaScript
Главная
Обзор
Помощь
Вход
bart
/
FPGC6
зеркало из
https://github.com/bartpleiter/FPGC6
Следить
1
В избранное
0
Ответвить
0
Файлы
Задачи
0
Вики
Дерево:
8b4880efa4
Ветки
Метки
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
История коммитов
Найти
Автор
SHA1
Сообщение
Дата
bart
5af536210d
Fixed instability by adding clear cache instruction during SPI transfer. No idea why this fixed the issue, as the I/O address range is above the limit for cache to work.
1 год назад