bart/FPGC6

oglindă de https://github.com/bartpleiter/FPGC6

Autor	SHA1 Permisiunea de a trimite mesaje. Dacă este dezactivată, utilizatorul nu va putea trimite nici un fel de mesaj	Data
bart	a76905443f Ported Quartus to 5CEA5 FPGA. SDRAM does not seem to work.	2 ani în urmă
bart	b74702c915 Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram	2 ani în urmă