This website works better with JavaScript
Acasă
Explorează
Ajutor
Autentificare
bart
/
FPGC6
oglindă de
https://github.com/bartpleiter/FPGC6
Urmărește
1
Stea
0
Bifurcare
0
Fisiere
Probleme
0
Wiki
Arbore:
8074ec0f67
Ramuri
Etichete
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Istoricul angajamentelor
Găsiți
Autor
SHA1
Permisiunea de a trimite mesaje. Dacă este dezactivată, utilizatorul nu va putea trimite nici un fel de mesaj
Data
bart
1026f4776c
Cleaned up some files
2 ani în urmă
bart
b74702c915
Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram
2 ani în urmă