This website works better with JavaScript
Domů
Procházet
Nápověda
Přihlásit se
bart
/
FPGC6
zrcadlo
https://github.com/bartpleiter/FPGC6
Sledovat
1
Oblíbit
0
Rozštěpit
0
Soubory
Úkoly
0
Wiki
Strom:
693251f982
Větve
Značky
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Historie revizí
Hledat
Autor
SHA1
Zpráva
Datum
bart
7b14d2d273
Improved Pixel Engine.
před 2 roky
bart
1026f4776c
Cleaned up some files
před 2 roky
bart
b74702c915
Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram
před 2 roky