This website works better with JavaScript
Начало
Каталог
Помощ
Вход
bart
/
FPGC6
огледало от
https://github.com/bartpleiter/FPGC6
Наблюдаван
1
Харесван
0
Разклонения
0
Файлове
Задачи
0
Уики
ИН на ревизия:
55b5818582
Клонове
Маркери
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Commit History
Намери
Автор
SHA1
Съобщение
Дата
bart
9662964536
Added back scripts for converting to spi.txt. Tested code to run from SPI flash, fixed cycle delay for SPI flash in output latch in MU which caused the bus_q to arrive a cycle later than bus_done.
преди 2 години
Bart
43293f6ca4
Deleted some old memory files
преди 2 години
Bart
55f619efae
Initial commit with some empty Verilog template code from FPGC5
преди 2 години