This website works better with JavaScript
Головна сторінка
Огляд
Довідка
Увійти
bart
/
FPGC6
дзеркало
https://github.com/bartpleiter/FPGC6
Слідкувати
1
Зірка
0
Відгалуження
0
Файли
Проблеми
0
Wiki
Дерево:
24c2098f9e
Гілки
Теги
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Історія комітів
Пошук
Автор
SHA1
Опис
Дата
bart
7b14d2d273
Improved Pixel Engine.
2 роки тому
bart
1026f4776c
Cleaned up some files
2 роки тому
bart
b74702c915
Created full FPGC6 verilog simulation, added Quartus code from FPGC5 with CPU from FPGC6. Works in hardware, but has combination loop somewhere at the arbiter and the registerbank and stack are not using block ram
2 роки тому