This website works better with JavaScript
Etusivu
Tutki
Apua
Kirjaudu sisään
bart
/
FPGC6
peilaus alkaen
https://github.com/bartpleiter/FPGC6
Tarkkaile
1
Äänestä
0
Fork
0
Tiedostot
Ongelmat
0
Wiki
Puu:
01a00e1603
Haarat
Tagit
EP4CE15
cpu100mhz
fast-cpu-pipeline
main
Commitin historia
Etsi
Tekijä
SHA1
Viesti
Päivämäärä
bart
5af536210d
Fixed instability by adding clear cache instruction during SPI transfer. No idea why this fixed the issue, as the I/O address range is above the limit for cache to work.
1 vuosi sitten